产品

架构

中央处理器CPU和专用图形处理器GPU,从面世以来两者一直独立发展。当前主流的处理器公司都以独立器件的形式提供CPU和GPU,近来逐渐开始把CPU和GPU集成在同一个SoC里面。但无论两者如何紧密集成,因为各自的发展逻辑和兼容性等诸多原因,CPU和GPU还是各自独立的逻辑单元模块。在过去几年里,GPU开始变得更加“可编程化”以及更加“通用”,而CPU也开始多核和多线程并行化,两者逐渐开始采用对方的技术特征。我们相信,这种萌芽的“融合”,会很快演变成一种确定的趋势,中微电正是抓住了这种演进趋势,创造性地把CPU和GPU功能“统一”在了同一个处理器单元里面,我们把这种处理器称为UPU:Unified Processor Unit。UPU将是CPU和GPU“融合”发展的最终形态;这也是中微电公司在最基础的处理器技术创新之处。 作为这种新型处理器架构的创新者,中微电开发了一套全新的处理器制指令集架构(ISA)MVP。MVP代表Multi-thread Virtual Pipeline,意即多线程虚拟流水线。MVP是这套指令集的名称,同时也是我们开发的UPU内核的名字。 第一代MVP指令集,MVP-I,含有约150条指令,是典型的RISC风格,优雅定义并对编译器友好。这套指令集充分吸取了CPU和GPU特性,并包含了UPU专有的一些特征。以便通过软件和硬件整合优化的途径实现性能和效率的同步优化。 中微电拥有世界级的软件和硬件团队,进行UPU的研究、开发和应用。基于第一代MVP内核开发的双核SoC IC1已经验证测试完成、开始进入量产阶段。基于完整的MVP工具链和标准系统API,Linux(SMP版本)和Android(4.2)已经在IC1的系统上面移植完成。 我们理解,对于一个全新的架构,需要更加开放来获得更多的认可。MVP是一个开放的架构,中微电计划跟众多业界合作伙伴一起在架构层面上进行开放合作。我们认为,目前软件行业中关于“处理器抽象”层面出现的很多新兴成果,将极大促进跨平台计算的流行,软件兼容性生态问题也将日渐褪化,比如OpenCL和LLVM等技术。软件领域的这些发展创新必将解放更多的处理器架构创新并进一步改变处理器世界的版图。

处理器

MVP是中微电设计的UPU内核,具有并行化、高性能、低功耗和低成本特征。每个MVP内核提供了4个可并行计算的硬件线程。 为了减少闲置时间、最大化处理能力和吞吐量,线程间可以被自由切换。这种自动负载平衡机制,能够把并行的CPU和GPU任务在4个可用线程之间自动分配。同时提供了一种线程间通信的机制以减少处理器和外部存储器之间的访问延迟和数据带宽。 第一代MVP处理器的主要特性:

MVP-I Instruction-Set-Architecture
4-issue, 7-stage superscalar pipeline
Integrated CPU and GPU instruction micro-architecture
4 simultaneous multiple threads (SMT)
Single precision floating point unit
64KB I-cache and 64KB D-cache, plus 64KB local SRAM
MMU
Integrated DMA and Interrupt controller
Harmony thread scheduler and management
Dynamic load balancing with latency hiding capability
AXI/AHB bus interface

实际上每个MVP都可以被看作4路SMP,随着内核数目的增加,有效处理单元的数目将以4的倍数增加。每个内核里面的线程共享一组高速缓存和一路本地内存;不同的内核之间则共享二级高速缓存。 MVP处理器已可以IP授权的方式获得,第一个IP授权客户已经开始应用设计车载娱乐信息SoC。如需更多关于MVP的技术细节或授权模式,敬亲联系放我们。

IC3228 SoC

IC3228是中微电采用MVP内核设计的第一款SoC产品。IC3228采用双核MVP,集成了丰富的外围设备,在TSMC 65nm工艺下运行600MHz的时钟主频。这是IC3228的模块图和主要规格。

CPU function
  • 4-way simultaneous multi-threading (SMT) in each core
  • Symmetric-multi-processing (SMP), dual MVP cores
  • 64KB I-cache, 64KB D-cache and 64KB local memory each core, 256KB shared L2 cache
  • Homogeneous parallel programs
  • Support Pthread, OpenMP
GPU function
  • Data parallel, Task parallel, and/or Function parallel computing
  • Multi-standard media processor
  • Programmable unified shader
  • Support OpenGL ES 2.0
  • 70 million triangles / sec, 300 million pixel / sec
System Clock 600MHz (TSMC 65nm)
Multi-thread Processing Simultaneous 8 threads (4 threads x dual core) and 8 hybrid threads
Processing Power 5160 DMIPS (equivalent to 4.3 DMIPS/MHz per core)
Display System LCD: Maximum pixel clock: 165MHz@16.7M (24-bit) true color, HDMI/DVI output capable
Camera 8/10 bit camera data interface
Video Support HD 720p H.264 decoding via pure software
Audio Max. 5.1 channel audio
Memory Support SD, SDHC, MMC card, USB mass storage device, Nand flash, NOR flash, DDR3 SDRAM
Power Control 10 independent power domain, 3 low power modes
OS Support Android 4.2, Linux 3.4
Supported Connectivity USB host/slave, UART, WiFi (external) 3G modem (external) GPS (external)
Keypad 12 keypad I/O for Qwerty keyboard
I/O UART x 4; I2C x 2; I2S x 3; SPI 4x slave; GPIO x 9; PWM x 3
Timer Watchdog; RTC

目前在IC3228上面已经成功运行Linux和Android 操作系统,请联系我们以获得更多关于IC3224 SoC的信息、演示或样片申请。

IC3138 SoC

IC3138是中微电采用MVP内核设计的第二款SoC产品。它是基于一个MVP核构成的有四线程功能的低成本高效益的芯片,有以下特点:

  • 通用的并行计算功能
  • 在低频率提供高端的性能
  • 可动态调整CPU和GPU之间的工作负荷
  • 可灵活地权衡性能与功耗

IC3138主要面向智能家电,物联网等市场领域,支持linux,Android等操作系统,具有极优的性价比优势。 IC3138picture1

UPU
  •  ICube MVP 核
  •  4条硬件线程
  •  工作频率350MHz
  •  64KB L1 Cache
  •  最多4核等效统调着色单元,拥有8条动态顶点和像素着色线程
  • 支持OpenGL ES 2.0
视频 H.264 解码达480p 25fps MPEG4解码达480p 25fps RMVB解码达480p 25fps H.263解码达480p 25fps
显示 最高支持800 x 480@60Hz 单通道显示 24位RGB并行接口 支持16/18/24位TFT屏
内存 支持DDR3/DDR3L 16bit, 533MHz/1066Mbps
操作系统 支持 Linux 3.x和Android 4.x

示范板和参考设计

中微电已开始提供基于IC3228 SoC的示范板和参考设计系统,参考系统中包含4.3″ 或 7″ 800×480显示屏带触摸屏。 评估板套件内容包括:

主板和电源
4.3″ 或 7” LCD 带触摸屏
HDMI 输出
调试用UART子版
USB cable (for download and debug)
编译套件和工具包
Linux SMP kernel 3.4
Android 4.2 (with SDK and NDK)
BSPs
文档

在示范系统上我们已经开发了很多优秀的视频和多媒体应用,请联系我们获得更多信息和演示。

IP CORE

1、抗干扰模块

产品概述:

    与移动通信信号、WIFI及其他电磁干扰信号相比,GPS/BDS/GLONASS是很弱信号,容易受到使用环境中复杂电磁信号的干扰,导致GPS/BDS/ GLONASS接收机在干扰环境下很难定位。本IP模块可有效提升在干扰环境下的定位速度和跟踪性能,增加GPS/BDS/GLONASS接收机使用范围。

性能指标:

  • 支持GPS L1(1575.42MHz)频点
  • 支持北斗 B1(1561.098MHz)频点
  • 支持GLONASS L1(1602+0.5625*K,K表示卫星编号)频点
  • 支持BD2 B1/GPS L1/ GLONASS L1独立和混合工作模式
  • 支持 16.368MHz、16.367667MHz 或者 26MHz 采样时钟
  • 在干扰信号源输出BDS、GPS、GLONASS信号频带内各3个连续波干扰信号,接收机能够消除干扰正常定位功能

 

2、星历预测模块

产品概述:

本模块用于在GPS/BDS/GLONASS芯片上电工作时,根据导航芯片掉电前所记录的卫星星历数据,预测当前区域内的卫星编号、卫星在当前时刻的导航星历参数、卫星的载波多普勒频移、测距码相位以及计算当前时刻本地时钟的偏差和漂移参数,从而节约卫星星历下载的时间,快速捕获、跟踪卫星,加快GPS/BDS/GLONASS芯片定位速度。

性能指标:

  • 支持GPS L1(1575.42MHz)频点
  • 支持北斗 B1(1561.098MHz)频点
  • 支持GLONASS L1(1602+0.5625*K,K表示卫星编号)频点
  • 支持BD2 B1/GPS L1/ GLONASS L1独立和混合工作模式
  • 支持 16.368MHz、16.367667MHz 或者 26MHz 采样时钟,常温下频率漂移在0.5PPM
  • 自主卫星星历预测最大有效时间是3天,在开阔天空下,CEP精度2.5米,冷启动时间小于15秒
  • 服务器卫星星历最大有效时间是15天,在开阔天空下,CEP精度3.0米,冷启动时间小于20秒

 

3、MVP IP:

产品概述:MVP是目前第一颗基于并行计算技术的CPU,在处理器架构和指令集方面,具有完全自主知识产权。MVP是中国目前唯一具有完全自主知识产权的处理器架构和指令集的硅半导体芯片。MVP不追求单纯提高主频,而是强调可扩展的并行处理能力,有利于降低系统成本和功耗。

性能指标:

  • 双核8线程技术
  • 最大时钟频率:(8x)600MHz
  • 面积:6mm2
  • 峰值计算能力:7.2GFLOPS
  • Coremarks: 10800
  • DMIPS:5160
  • CPU+GPU: 是

 

4、北斗基带芯片:

产品概述:

支持BDS-B1的高性能基带IP模块,为车载、船载和便携式手持等导航定位终端产品的制造提供了高灵敏度、低功耗、低成本的BDS-B1导航定位及授时解决方案。

性能指标:

  • 捕获灵敏度: -148dBm
  • 跟踪灵敏度: -161dBm
  • 冷启动时间≤33秒
  • 热启动时间≤1秒
  • 定位精度≤2米(CEP90%)
  • 功耗:280mW
  • 工作温度-40~85℃